# (9) 日本国特許庁 (JP)

①特許出願公開

# ⑫ 公開特許公報(A)

昭57—157348

⑤Int. Cl.<sup>3</sup> G 06 F 5/04 G 11 B 5/09 H 03 K 13/256 識別記号

庁内整理番号 7218-5B 7345-5D 7530-5 J

> Ç if

砂公開 昭和57年(1982)9月28日

発明の数 2 審査請求 有

(全 12 頁)

⑤直列・並列変換器

②特 願 昭57-31842

②出 願 昭57(1982)3月2日

優先権主張 **3**1981年3月5日**3**3333米国(US)

**3)240632** 

⑦発 明 者 ゴードン・デイトレブ・スペン

サン

アメリカ合衆国カリフオルニア

. :

州ベルモント・トールブライン ・ディー・アール1360

⑦出 願 人 アムペックス・コーポレーション

アメリカ合衆国カリフオルニア 州レツドウツド市ブロードウエ イ401番地

切代 理 人 弁理士 飯田伸行

明 細 1

1. 発明の名称

直列・並列変換器

#### 2. 特許請求の範囲

1 それぞれ直列クロックバルス、酸直列クロックバルスと同期した直列データビット、および直列入力ワードを形成する既知の数の一連の直列データビットと同期した直列ワード同期バルスを受信する直列・並列変換器において、酸変換器は、

(a) 前配直列ワード同期パルスを受信し、整数の直列ワード同期パルスに応じてこれと同期 して並列クロックパルスを発生する手段と、

(b) 前配直列クロックパルスを受信する入力、および各受信した直列クロックパルスととに各計数値を同期して発生する出力を有し、前記並列クロックパルスでリセットされるように結合されたカウンタ手段と、

(c) 診カウンタ手段が発生した前記計数値を 受信する入力、および各計数値に応じてとれと 同期してそれぞれ別な出力信号を発生するより に結合された複数の別々な出力を有するデコー ダ手段と、

(d) それぞれ別々なデータ入力付勢端子が前 配デコーダ手段の1つの別々な出力に結合され、 それぞれ別々なデータ出力端子を有する複数の 出力蓄積手段とを含み、該複数の出力蓄積手段 は、前配直列データビットを同時に受信する相 互接続されたデータ入力端子、および前記並列 クロックパルスをそれぞれ同時に受信する相互 接続されたデータ出力付勢端子を有し、該出力 書 積 手 段 は それ ぞれ 前 記 デコー ダ 手 段 か ら の 特 定の別々な出力信号と一致してこれによつて受 **個された1つの特定の直列データビットを蓄積** するように結合され、前配複数の出力蓄積手段 は、前記並列クロツクバルスを受信するとこれ に同期して並列出力ワードの形で前記別々な出 力に前記客務されたデータビットを同時に与え るよりに結合されていることを特徴とする直列・ 並列変換器。

(1)

特開昭57-157348(2)

2 特許請求の範囲第1項記載の変換器において、前記並列クロックパルスを発生する手段は同期分周手段を含むことを特徴とする変換器。

3 特許財水の範囲第2項記載の変換器において、前記並列クロックパルスを発生する手段はさらに、前記同期分周手段に結合されその分周比を前記整数の直列ワード同期パルスに対応するように調整する並列語長選択手段を含むことを特徴とする変換器。

4. 特許 開求の範囲第 5 項配 載の変換器において、前配並列語長選択手段は 調整可能なスイッチであることを特徴とする変換器。

5. 特許請求の範囲第1項記載の変換器において、前記複数の出力審徴手段はそれぞれ複数の第1かよび第2の出力ラッチを含み、第1の出力ラッチはそれぞれ前記審積手段の前記別々のデータ入力付勢増子に対応するクロック入力端子、前記第2の出力ラッチは前記出力審積手段の端子に対1の出力ラッチは前記出力審積手段の端子に対

(3)

ビットと同期した直列ワード同期パルスを受信 する直列・並列変換器において、 該変換器は、

- (a) 前記直列ワード同期パルスを受信し、整数の前記直列ワード同期パルスと同期して並列クロックパルスを発生するように結合された同期分周手段と、
- (b) 該直列クロックバルスを受信し、これと同期して各計数値を発生し、前記並列クロックバルスを受信するように結合されたリセット端子を有する2進カウンタ手段と、
- (c) 入力が前記計数値を受信するように結合され、多数の別々の出力がそれぞれ各計数値に 応じて別々な出力信号を発生するように結合されたデコーダ手段と、
- (d) それぞれ多数の第1 および第2 の出力ラッチとを含み、第1 の出力ラッチはそれぞれ前記デコータ手段の1 つの別々の出力に結合された別々なデータ入力付勢端子、別々なデータ出力端子、および前記直列データビットを同時に受信するように相互接続されたデータ入力端子

応するように接続された各データ入力 鰡子を有し、それぞれ第2のラッチは前記出力 警報手段の端子に対応する別々なデータ出力端子を有し、かつ前記出力 警費手段の前記データ出力付勢端子に対応する相互接続されたクロック入力端子を有することを特徴とする変換器。

4 特許請求の範囲第5項記載の変換器において、第1 および第2の出力ラッチの数はそれぞれ前記並列出力ワードを形成する前記書積されたデータビットの数に対応するととを特徴とする変換器。

7. 特許請求の範囲第 6 項記載の変換器において、第 1 の出力ラッチは J - K 型フリップフロップを含み、第 2 の出力ラッチはそれぞれ D 型フリップフロップを含むことを特徴とする変換器。

8 それぞれ直列クロックバルス、該直列クロックバルスに同期した直列データビット、および直列入力ワードを形成する既知の数の一連の直列データビットのそれぞれ第1の直列データ(4)

を有し、前配第2の出力ラッチはそれぞれ、1 つの第1の出力ラッチのデータ出力端子に結合 された別々のデータ入力端子、別々なデータ出 力端子、およびそれぞれ前記並列クロックパル スを同時に受信するように相互接続されたデー タ出力付勢端子を有し、第1の出力ラッチはそ れぞれ前記デコーダ手段から対応する別々の出 力信号に同期して受信した!つの特定の直列デ ータピットを蓄積するように結合され、第2の 出力ラッチはそれぞれ、前記並列クロックパル スを受信すると前記書類された1つのデータビ ットをそのデータ出力端子に与えるように結合 されているととを特徴とする直列・並列変換器。 9. 特許請求の範囲第8項記載の変換器におい て、第1の出力ラッチはJ-K型フリップフロ ップを含み、第2の出力ラッチはD型フリップ フロップを含むことを特徴とする変換器。

10. 特許謝求の範囲第8項記載の変換器において、該変換器はさらに、前記同期分周手段の分周比を前記整数の直列ワード同期パルスに対応

5期昭57-157348(3)

するよりに調整する手段を含むことを特徴とす る変換器。

11. 特許請求の範囲第 1 0 項配 飲の変換器において、前記分周比を調整する手段は調整可能なスイッチであることを特徴とする変換器。

#### 3.発明の詳細な説明

本発明は直列・並列変換器に関するものであり、特に、入力データピットが順次直接データ路を通して出力書積手段に供給され、これから並列に出力される変換器に関するものである。直列入力ワードまたは並列出力ワードのピット位変えることができ、並列出力ワードのピット位置は直列データピットを受信する順序に関して変化しない。

デイジタルデータ処理システムは様々なクロック周波数で動作する回路を有することがしばしばあり、これらの回路の間のデータ転送速度を高から低、または低から高へ変換する変換器を必要とする。このような公知の装置の1つに直列・並列変換器がある。これは直列入力デー

(7)

他の方式の公知の従来技術の直列・並列変換器は、到来するデータとともに同じデータ路を通して入力レジスタから順次供給される同期データ符号を有する。これらの変換器は、同期データが入力レジスタに含まれた時を検出する別な回路を必要とする。またこれらの従来技術の

タを比較的高いクロック周波数で、たとえば磁気記録再生装置などの周辺装置から受信し、非常に低いクロック周波数で並列出力データを出力する。これはたとえばディジタルコンピュータによる別な処理に必要なことがある。

従来技術の直列・並列変換器の1つの方式は入力シフトレシスタを使用し、この中に直列形式でクロック同期を関系力する。レシスタからの直列データは信号であり、並列クロックに加えられ、並列クロックに加力される。このような従来であり、はたとえば、本出頭人が1978年2月1日に発行したHBR-3000 磁気配録装置で一タ、ん001050、第3部、直列・並列と関するマニュアル、およびん1255592-01プロック図などに記載されている。

上に述べた従来技術の変換器の重大な欠点は、変換装置を通ると各直列クロックバルスで入力データが1つのピット位置だけシフトすることである。その結果、動作中個々のデータビット

(8)

変換器では、直列または並列ワードの長さを簡単に変えることができない。

したがつて、本発明の目的は、並列出力ヮードのビット位置が直列データビットを受信した 順序について知られる直列・並列変換器を提供 することである。

本発明の他の目的は、並列出力ワードの長さをたやすく変えることができる直列・並列変換器を提供することである。

本発明のさらに他の目的は、並列郡長を変えたあと、または動作を中断したあとでさえも同じ出力端子に並列出力ワードの第1のデータビットが得られ、各出力端子に順番に一連のデータビットが現われる直列・並列変換器を提供することである。

本発明のさらに他の目的は、1つ以上の直列 入力ワードの長さを組み合わせることによつて 並列出力ワードの長さを得る直列・並列変換器 を提供することである。

本発明のさらに他の目的は、整数の直列ヮ-

### 特開昭57-157348(4)

ド同期パルスから抽出された並列クロックパルスを有する直列・並列変換器を提供するととで ある。

本発明のさらに他の目的は、直列入力データが直接データ路を通して出力書積手段に同期して供給される直列・並列変換器を提供するとと

本発明の他の目的は、データ路とは別な信号 路を通して直列ワード同期パルスを受信して処 理する直列・並列変換器を提供することである。

本発明のさらに他の目的は、上述の特徴を有 するとともに、データ検索および障害探索が容 品な直列・並列変換器を提供することである。

本明細なでは、個号、電圧、パルス等の用語は好ましい実施例で処理されるデイジタル信号について相互に置換え可能なものとして使用する。

ととで第 1 図の簡単なブロック図および第 3 図の関係するタイミング図を参照して本発明を 説明する。

άĎ

い。リート12,10 および1 4 で受信された各借号A.B.C およびのちに説明する他の関連する信号のタイミング図の例を第3 図に示す。

第1図を参照すると、リード14で受信した 直列同期信号ではインパータフラを介して与え られ反転された 信号 C'がパルス 整形 遅延 回路6'6 を通して並列クロック信号発生回路16に与え られる。好ましい與施例では、回路16は分周 器17、ゲート13、およびプログラムスイツ チ21で実現されるプログラム可能な語長選択 器からなる。回路16はリード14に直列同期 パルスCを2つ受信するどとに出力18に出力 パルスKを発生する。したがつて、直列クロッ クパルスAが24個どとに、すなわち直列デー タビット B を 2 4 個リード 1 0 に 受信するどと に、出力 1 B に出力パルス K が発生する。ゲー ト18かよびリード20を通つた出力パルスK は分周器 t 7 をりセットする。出力パルス K は さらにパルス整形遅延回路61によつて処理さ れ、そのパルス幅は1つの直列クロックサイク

**ある長さの直列ワードを形成する連続的な直** 列データヒットBの流れがリード10で受信さ れる。同じ周波数で直列データビットBと同期 した直列クロック信号Aがリード12に受信さ れる。直列ワード同期信号C(以下直列ワード 同期と称する)がリード10で受信される各直 列ワードの第1ピットと同期してリード14亿 受信され、直列入力ワードの長さを示す。信号 A , B および C はブロック 175.176 および 177 で示される外部信号額から得られ、これに ついてはのちに詳細に説明する。この好ましい 央施例では、各直列入力ワードの長さは 1 2 ビ ットに選択され、第1図の直列・並列変換器に よつて12ビット直列入力ワード2つが組み合 わされ、1つの24ピット並列出力ワードにな る。しかしのちの説明からわかるように、直列 または並列ワードのそれぞれの長さが異なるよ りに選択してもよく、本発明の直列・並列変換 器によつて1つ以上の商列入力ワードを組み合 わせて所望の長さの並列出力ワードにしてもよ

02

ルに相当して適当な回路動作を保証する。リード 9 で得られる出力の整形されたパルス Q を並列クロック信号として用いる。これについてはのちに説明する。

並列出力リード25 に発生するカウンタ22 の計数値はデコーダ26 に加えられる。第1図ではデコーダ26は、101から124で示される24本の別々な出力を有し、これは並列出力ワードに含まれるピット数に対応する。デコーダ26は、カウンタ22で得られた順次計数値に

#### 特開昭57-157348(5)

0.5)

前述のリード 9 の並列クロックパルス Q はインパータ 9 4 によつて反転され、反転されたパルス Q'は各第 2 の出力ラッチ 1 3 8~1 6 1 の相互接続されたデータ出力付勢端子 9 6 に与えられる。 この 信号 Q'を受信すると、第 2 の出力ラッチ 1 5 8~1 6 1 に 客積された各 2 4 個の データビットは同時にクロック送出され、出力 5 0 1~524には 2 4 ビット並列出力ワードが 得られる。

に同時に供給され、とれらのラッチはデコーダ 26からの各出力信号に対応する。したがつて 各直列データビットは、1つの特定の計数値が カウンタ22から得られるとデコーダ26から 与えられた特定の出力パルスによつて順次1つ の特定の第1の出力ラッチ38~61にクロック 転送される。したがつて、各ピット計数値に応 動して特定の出力ラッチが常に付勢され、一連 の出力ラッチは直列データピットを入力リード 10で受信した順序に蓄積する。たとえば、ラ ッチ38はデータビット1を受信して蓄積し、 ラツチ39はデータピット2を受信して書積し、 以下同様にしてラッチ61はデータピット24 を受信して蓄積する。第1の出力ラッチ38~ 61 にそれぞれ皆積されたデータは第2 の系列 の出力ラッチ 138~161 の各入力 401~424 に 与えられる。24個のデータピットがすべて第 2 の出力ラッチ 138~161 の各入力に苦積され ると、とのデータピットはつぎのよりな並列出 カヮードの形でとれから順次転送される。

ф

リセットする。 これによつて新しい 動作サイクルが始まり、何らかの原因で一連の 2048 個の同期パルスに同期が失われないようにタイミングを修正する。 好ましい実施例では、 制御 高列クロックサイクルだけ遅延され、 その後リード 9 の並列クロックパルスに応動してリード 2 1 を通つてパルス D'として転送され、 デイジタルコンピュータ (図示せず) によつて使用される。

第1図に示すブロック 175,176 および 177について、これらはリード 12,10・14 および 1 1 について、これらはリード 12,10・14 および 1 1 に受信される前述の各同期信号 A・B・C および Dを発生する信号源を 安わし、 第5図に示されている。正弦波発信器 175を用いてリード 178に正弦波 基準信号を発生し、この周波数によって直列クロック信号 Aの周波数が決まり、これによつて直列では、 発振器 175は 400 KHzから 1 6 MHzまでの選択可能な周波数範囲を有し、これは好ましい実施例の直列・並列変換器の動

## 特開昭57-157348(6)

はこの実施例ではリード 180 に与えられる直列データビット 3 2 個ごとに 1 つのバルスを発生する周波数を有する。リード 180 , 181 および 182 の各出力信号は第 2 D 図の詳細なブロック図に示す信号合成回路 177で受信され、処理される。これについて説明する。

第2 D 図においてリード 182の 同期信号は適当なゲート 5 3 0~5 3 4 を通してプリセット 可能なカウンタ 183に加えられ、 これはこの実施例では 1 2 まで計数するようにセットされる。 しかしカウンタ 183 はスイッチ S 3~S 6 によつてプリセットされ、たとえばつぎの第 1 表に示すような様々な計数値を発生するようにしてもよ

(20)

Dを発生する。信号合成器 177からリード 12 10 14 および 1 1 に得られた出力信号は直列入力ワードのビット 1 を要わすパルスと一致するように整列される。 これは第 3 図のタイミング図にもつともよく示される。 第 2 D 図の遅延線 5 3 5 ~ 5 3 8、 ならびに第 2 A 図の遅延線 17 5 および第 2 B 図の遅延線 8 8 は、 周知の技術を用いて、それぞれアンペックス コーポレーション (Ampex Corporation) の部品番号 1265197 ~ XX で指定される一対の絶録機り線、タイプ

つぎに好ましい 契施例のさらに 詳細な説明を 第2 A 図~第2 D 図の ブロック図を参照して図 明する。 これらは第1 図の前述のブロック の図 対応する。 比較を容易にするためにこれら回図 では同様の部分 および要素は同じ参照符号であ されている。 説明を全にするために、 第2 A 図~第2 D 図で示される 集積 回路 および の回路 路部品は製造業者で一般に使用されている。 品番号によつて示されている。

KYNAR 30 AWG として構成される。

ンパニー (Systron Donner Co.) の製造による信 号発生器、タイプ 1702 によつて與現される。 発振器 175から選択された周波数の正弦波基準 信号はリード 178を通して信号合成器 177に加 えられ、との詳細なブロック図は第 2 D図に一 例が示されている。信号合成器 177はリード 178のアナログ信号と同じ周波数でとれて同期 したディジタルクロック信号を発生し、とのク ロック信号をリード 179を通してランダムデー タ発生器 176に加える。とれはたとえばトート ロン カンパニー(Tautron Co.)の製造による 擬似ランダムデータ発生器、タイプ MN-1 によ つて実現される。つぎにデータ発生器 176は以 下のような同期ディジタル出力信号を発生する。 リード 180には発生器 176は一連のランダム商 列データビットを発生し、リード181には直列

作範囲に対応する。との好ましい実施例では、

正弦波発振器 175は、シストロン ドナー カ

09

データビットと同じ周波数のクロック信号を発 生し、リード 182 には 同期 信号を発生し、 これ

第 1 喪

|    |    | 913 | ' 200 |     |     |
|----|----|-----|-------|-----|-----|
| 分月 | 割比 | S 6 | S 5   | S 4 | S 3 |
|    | 2  | 髙   | 髙     | 髙   | 髙   |
|    | 4  | 髙   | 髙     | 髙   | 低   |
|    | 6  | 髙   | 髙     | 低   | 髙   |
|    | 8  | 髙   | 髙     | 低   | 低   |
| 1  | 0  | 髙   | 低     | 窩   | 髙   |
| 1  | 2  | 髙   | 低     | 髙   | 低   |
| 1  | 4  | 髙   | 低     | 低   | 髙   |
| 1  | 6  | 髙   | 低     | 低   | 低   |
| 3  | 2  | 低、  | 低     | 低   | 低   |
|    |    |     |       |     |     |

これからわかるように、第1 要から様々な分 周比を選択するととによつロックバルスの数を では、カウンタ183の1 では、カウンタ183の1 では、カウンタのでは、カウバルスの数で では、カウードの長さを決めるととがが ではる。第2 D図の信号合成回路177は遅延が できる。第2 D図の信号合成回路177は遅延が できる。第2 D図の信号合成回路177は遅延が できる。第2 D図の信号を成回路177は遅延が できる。第2 D図の信号を成回路177は遅延が できる。第2 D図の信号を成回路177は戻し、 できる。第2 D図の信号を成回路177は戻し、 できる。第2 D図の信号を成回路177は戻し、 できる。第2 D図の信号を成回路177は戻し、 できる。第2 D図の信号をで変延し、この変にない で信号を再同期させて第1 図かよび第3 図に示すよりな前述の各同期した信号A、B、C かよ

### - 特開昭57-157348(フ)

第2A図および第3図のタイミング図を参照 すると、リード14で受信された直列ワード同 期パルスCはインパータフラを通して供給され、 反転されたパルスCがラッチ回路フものデータ 入力に与えられる。直列クロック信号Aはリー ド12で受信され、インパータファで反転され る。好ましい実施例では、前述のように直列ク ロック周波数を 400 KHzと 1 6 MHzの間に選択 する。反転された直列クロック信号がはラッチ 回路16の各クロック入力に加えられ、とれは 一対のD型フリップフロップによつて実現され、 これらはそれぞれ遅延出力信号 G および H を発 生し、両方とも排他的ORゲート78に供給さ れる。ゲート18から出力される出力パルスI は入力パルス C'に対して分クロック周期だけ遅 延され、そのパルス悩は1クロックサイクルに 対応するように設定される。信号Ⅰは並列クロ ック信号発生回路16のプログラム可能な分周 器11のクロック入力15に加えられる。した

がつて信号 I の周波数は信号 C の 2 倍である。 23

これからわかるように、分周器17でさらに高い分周比を得たい場合には、周知のように回路21に別なスイッチ(図示せず)を設けることによつて行うことができる。プログラム分周器17はNORゲート13およびリート20を通して信号Kによつてリセットされる。また、前に説明したように分周器17は回路65からの反転制御パルスDでよつてもリセットすることができる。

分周器・7の出力信号Kは排他的ORゲート
79を通してラッチ80にも与えられ、とれれに
一対の相互接続されたD型フリップフロップ80は在
よつロック入力に前述の信号Iかよび A'をそれぞれ
見信する。フリップフロップ80の出力信号
L、Mは両方とも排他的ORゲート81に与えた
おれる。リード9のNANDゲート82の出力
信号Qは第1図について前に脱明した並列クロック信号を表わす。したがつて、各ゲート79

第 2 表

| 分周比 . | S 1       | S 2 |
|-------|-----------|-----|
| 1     | 高         | 髙   |
| 2     | 低         | 髙   |
| 3     | 髙         | 低   |
| 4     | 低         | 低   |
|       | <b>24</b> |     |

81,82 およびラッチ 8 0 はともに前述の第1 図の回路 6 7 に対応し、これは直列クロックバルスのパルス幅に対応するパルス幅を有する並列クロックパルス Q を発生し、適当な回路動作を行う。

これらの説明および 第 5 図のタイミング図から たりに、好ましい 実施例の一連の 2 4 個の 1 つの 並列 クロックパルス Q が 可速の 2 4 個の 1 の 1 の 2 の 2 が 2 とに 0 の 2 が 2 で 2 で 2 で 2 で 2 で 3 で 3 で 4 で 4 で 5 で 5 で 5 の 5 数の ワート 同 期 ら に する 異なった 分周比を も た せるよう に する と が で きる。

. 第 2 A 図に示す 制御回路 8 3 を用いて第 2 A 図~第 2 D 図の直列・並列変換器の動作に必要な様々な制御信号を発生する。 制御回路 8 5 のNAND ゲート 173は、一方の入力に第 2 A 図の排他的 O R ゲート 8 1 から前述の信号 N を受信

時開昭57-157348(8)

し、その他方の入力には遅延した商列クロック A を受信する。 D 型 フ リップ フ ロップ 178を用 いてリード 184,185 亿 各 相 補 出力 パルス を 発 生する。このパルスによつて各デコーダ 26aと 26bとの間の必要なスイッチングを行い、以下 の説明からわかるよりな一連の動作を行う。餌 2 A 図に示すインパータファの反転直列クロッ ク信号がはさらにインパータ 174を通過し、遅 延額 175によつて遅延されたのち、リード 133 を通して第2B図に示す並列ピットカウンタ22 のクロック入力19に与えられる。第2B図の カウンタ22は1から16までの直列クロック パルスを計数する。並列出力リード25に得ら れたカウンタ22の各計数値は異たつた4ピッ トの2 進数 P1, P2, P3, P4 で表わされる。 カゥ ンタ22の各計数値1~16はリード25を通し て2つの相互に接続された4~16リードのデコ - ダ 2 6 a , 2 6 b の 並 列 に 接 続 さ れ た 各 入 力 に 供 給され、これらはともに第1図のデコーダ26 に対応する。 デコーダ 26a は 第 2 B 図 に 示され、

(27)

ない残りの8本の出力を利用して最大32ビットの残りの8本の出力を利用して最大32ビットの変列階段に適用することができる。好個の出力の変化ができる。好の出力のないないないでは、アコーダを生したのも、カウンのでである。32ビック信号Qによつて、リセットされる。32ビット以上の投い断段をは、別なデコーダをこの好きしい実施例における26a、26bで示すよりに相互に接続して同様に使用してもよい。

第2B図および第2C図からわかるように、デコーダ26a,26bの各出力101~124は別個のデータ入力付勢端子201~224に接続され、これらは各JーKフリンプフロップ3B~61のそれぞれのクロック入力で表わされる。これらのフリップフロップは第1図を参照して記明した第1の系列の出力ラッチを構成する。各JーKフリップフロップはそれぞれ別々のデータ出力端子301~324を有する。

第2B図においてリード10で受信した直列

デコーダ 26bは年 2 C 図に示されている。デコ - ダ 2 6 a , 2 6 b は 制御回路 8 3 か ら前述のリー ド185,184の各制御信号を受信し、両者の間 の必要なスイツチングを行う。デコーダ 26a. 26bのうちの一方は、計数値を受信するととに それぞれの一方の出力 101~124 に出力パルス を発生する。明らかに、相互接続されたデコー ダ 2 6 a , 2 6 b は 並 列 出 力 ワ ー ド に お け る 選 択 さ れた数のピットに対応する数の別々な出力を有 し、これらは所定の順序で各出力信号を発生す る。第2B図および第2C図からわかるように、 デコーダ 26aの 1 6 本の出力すべてに出力信号 が与えられたのち、カウンタ22が1から16 まで計数するとデコーダ 26bが動作する。その 後カウンタ22は再び1から8まで計数し、こ の計数値に応じてデコーダ 26bの出力 117~ 124から各出力パルスが発生する。デコーダ 26aの 1 6 本の出力のほかにデコーダ 26bの 8 本の出力だけを用いて全体として24本の出力 を得る。 したがつてデコーダ 26bの 使用してい

(28)

データBはインバータB7によつて反転される。 この反転されたデータはフリップフロップ99 によつて再同期され、これは第 2 A 図のィンバ ータフフからリード 132で受信される直列クロ ック信号Aを利用する。との再同期した信号は 遅延線88によつて遅延される。 遅延され反転 されたデータはさらに並列インパータ 125~130 のうちの1つによつてそれぞれ反転され、第1 のフリップフロップ 38~61の相互接続された J-K入力36にデータ B'として同時に与えら れる。第2A図~第2C図の回路図とともに第 3 図のタイミング図からわかるように、データ B'は、クロックパルスAの立下りがデータビッ トBoのほぼ中央にくるのに必要な時間だけ遅延 されている。これによつて、ビット計数値を表 わすカウンタ22からのリード25における各 出力パルスP1~P4の立下りはデータパルス B" の中央にも確実に一致する。その結果、デコー ダ 26aの出力 101における最初の出力パルスは その立下りが直列データパルス B'の中央と一致

特開昭57~157348(9)

し、これは直列入力ワードの第1セットに対応 し、したがつてとのデータセルの中央と同期す ることができる。 同様に、 デコーダ 26aの 102 における第2の出力パルスはその立下りが直列 入力ワードの餌2のデータパルスの中央と一致 する。との入力ワードの残りの直列入力ピット 化ついてビット24までとのシーケンスを繰り 返し、この入力パルスの中央は第20図に示す デコーダ 26bからの出力 124で得られた出力パ ルスの立下りと一致する。デコーダ 26a,26b の出力101~124における各出力パルスは第1 の系列の出力ラッチの前述の各別々なデータ入 力付勢端子 201~224 K 現われ、これは J - K フリップフロップ 38~61 の各クロック入力に よつて行われる。とのように一連のデータビツ トBが放者のフリップフロップの相互接続され たデータ入力36亿現われると、1つの特定の データピットが順次各フリップフロップ 38~ 6 1 にクロック転送される。とのようにクロッ ク転送されたテータは順次フリップフロップ

とれまでの説明からわかるように、第 2 A 図 〜第2D図の直列・並列変換器では直列入力デ ー タ B"が 直接 デー タ路を 通 して 出力 ラッチ に 供

(32)

給され、各入力データビットはそれぞれデコー ダ 2 6 a , 2 6 b か ら リ ー ド 1 0 1 ~ 1 2 4 亿 所 定 の 出 カパルスが与えられると所定の出力ラッチ38 ~61 に順次クロック入力される。したがつて入 カデータビットのそれぞれの位置は動作中のい ずれの時点でもわかつており、たとえば障害探 索の場合に特定のデータピットを容易にトレー スして復元するととができる。

(31)

第2C図ではパルス整形回路 65 はそれぞれ 1 対のD型フリップフロップ 187 および ゲート 188~191 で構成されるように示されている。 回路 6 5 は第 1 図についてすでに説明したよう に借号合成器 177が発生するリード 1 1 の制御 パルスDを受信する。回路 6 5 は後者のパルス の幅を1つの直列クロックサイクルに対応する ように説定する。 第2C図における回路 65の 出力95におけるゲート191の出力パルスプは 第2A図のゲート13に与えられる。 したがつ て、第1図について前に説明したように、各 2048 ワード同期パルスごとに分周器11はパ

ルス D によつてゲート13を通してりセットさ れる。リード11で受信したパルスDは第2C 図に示す遅延回路15にも与えられ、これは単 安定マルチパイプレータ 194のあとの 1 対の D ピユータ(図示せず)に与えられ、のちに使用 される。

とれまでの説明からわかるように、本発明の 直列・並列変換器では、特定の出力ラッチを並

38~61 の各出力 301~324 に現われ、同時に 第 2 の系列の出力ラッチの各入力 4 0 1~4 2 4 K 現われ、これらのラッチはD型フリップフロッ プ138~161で構成され、その入力はそれぞれ 出力 301~324 に接続されている。データビッ ト 1~24がすべて苦酸され、第2の系列のフリ ップフロップ 138~161の入力 401~424に現 われると、第2A図のリードタにおける前述の 別々なクロックパルスQは各銀2の系列のフリ ップフロップ 138~161のそれぞれ相互接続さ れたデータ出力付勢端子96に第2C図のイン バータ94を通してパルス Q'として与えられる。 したがつて、 沓 稼 された データヒット 1~24 が すべて同時に、第3図のタイミング図にも示さ れるように、第2の系列のフリップフロップの 各出力501~524に現われ、とれによつて並列 出力ワードが発生する。

型フリップフロップ 192を有する。パルスDは D 型 フ リ ツ プ フ ロ ツ プ 192で 2 4 の 直 列 ク ロ ッ クサイクルだけ遅延され、前述の並列クロック パルスQがリード9を通してフリップフロップ 192のクロック入力に加えられるとフリップフ ロップ 192からパルスDが出力される。単安定 マルチパイプレータ 194はこの遅延されたパル スを整形して所望のパルス幅を得る。好ましい **実施例ではマルチバイブレータ 194の出力であ** る制御パルスDでは、第2の系列の出力ラッチ 1 5 8~1 6 1 の出力 5 0 1~5 2 4 からの前述の並列 出力ヮードと同期してリード 195を通してコン

#### 特開昭57-157348(10)

列出カワードの各ピットとに割り当て、一連のデータピットを出力ラッチに履入 書 積 表 で 変 える さ は で 変 える さ は を か か な 変 と る が 、 本 装 置 を 過 る 立 列 出 カワード の 戻 ー ド の 度 で と と で で と な が 、 本 装 置 を 過 る 立 列 出 カワード の 第 1 は 変 と る が 、 本 装 置 を で と で と で と で と な い 。 動 作 を 中 断 す る と 、 各 ピット 位 置 保 持 さ れる。

本発明の好ましい実施例を図面を参照して説明したが、特許請求の範囲に含まれる様々な置換なよび修正を行うことができる。

本発明を要約すると、直列・並列変換器は、直列入力ワードを形成する直列データビントをはび直列のカフードの投さを示す直列ワード同期パルスを受信する。整数の直列ワード同期パルスと同期して並列クロック信号が発生する。入力データは順次直接データ路を通して出力に、各手段に供給される。同期カウンタが受信した一連の直列データビントを計数し、各計数値

(35)

手段を付勢し、その中に1つのデータビットを 客様する。客様されたデータビットは並列クロ ック信号に応じて並列ワードの形で出力客段手 段から同時に出力される。並列出力節の長さを 変える手段が設けられている。

応じてデコーダが順次それぞれりつの出力智段

#### 4.図面の簡単な説明

第 1 図は本発明の好ましい実施例の簡単なブロック図、

第2A図~第2D図は本発明の好ましい実施例の詳細なブロック図の各部分を示す図、

第3図は本発明の好ましい実施例の動作を示す様々な信号を表わしたタイミング図である。

16…並列クロック信号発生回路

1 7 … 分周器

2 1 … プロクラムスイッチ


2 2 … カウンタ 2 6 … デコーダ


38~61,138~161… 出力ラッチ

6 5 … パルス整形回路


6 7 … パルヌ整形遅延回路


36







-338-









-340-